MAX? II CPLD

英特爾推出的 MAX? II CPLD 家族基于開創性的架構,具有低功耗和低成本的特點。推出 MAX? IIZ CPLD 后,現在就有了使用同一創新 CPLD 架構的三個變體。?

系列變體

MAX? II CPLD

詳細了解所有器件變體和規格比較情況。

查看概述表

MAX? IIG CPLD

詳細了解所有器件變體和規格比較情況。

查看概述表

MAX? IIZ CPLD

詳細了解所有器件變體和規格比較情況。

查看概述表

這款瞬時通電的非易失 CPLD 產品家族的目標是通用、低密度邏輯和便攜式應用,例如蜂窩手機設計。除了為傳統 CPLD 設計提供最低成本外,MAX II CPLD 還可實現更高的功率和成本改進,使您能夠使用 MAX II CPLD 取代功耗或成本更高的 ASSP 和/或標準邏輯 CPLD。

特性

低成本 MAX? II CPLD 可提供架構和電路板管理功能來優化易用性和系統集成。?MAX? II CPLD 實現了高水平的功能集成,旨在降低系統設計成本。?

高性價比架構

MAX? II CPLD 采用全新的 CPLD 架構,突破了傳統宏單元在功耗、空間和成本等方面的限制。

低功耗

MAX? II CPLD 可提供 CPLD 行業最低的動態功耗,只有前代 MAX? CPLD 的十分之一。

實時系統內可編程能力 (ISP)

MAX? II CPLD 讓您可在 CPLD 工作時更新配置閃存。

I/O 能力

MAX? II CPLD 支持各種單端 I/O 接口標準,例如 LVTTL、LVCMOS 和 PCI。

可用封裝

TQFP、1.0 毫米間距 FBGA 和 0.5 毫米間距 MBGA。

并行閃存加載程序

MAX? II CPLD 具備 JTAG 模塊,可配置不符合 JTAG 的外部設備,如使用并行閃存加載程序宏功能的獨立閃存設備。

工業應用溫度支持

MAX? II CPLD 支持各種工業和其它溫度敏感應用所需的 -40°C 至 +100°C(交叉點)的工業溫度范圍。

擴展溫度支持

MAX? II CPLD 提供的擴展溫度范圍為 -40°C 至 +125°C(交叉點),可支持汽車和其它溫度敏感應用。

設計工具

采用 MAX? II CPLD 的設計比較簡單。表中列出的設計資源為您提供了技術信息,幫助您了解、評估并開始 MAX? II CPLD 設計。

下載文獻和早期功耗估算器

您可以下載最常用的 MAX II 文獻或瀏覽所有 MAX II CPLD 相關文檔。

FPGA 設計軟件和開發工具

易于學習且更易于使用的 Quartus Prime 開發軟件備受客戶贊賞,它可讓您通過充分利用 MAX II CPLD 的優勢,超額完成績效目標,更快速地完成您的設計,并輕松滿足下一代系統設計的功耗預算。

您可以在 Quartus Prime 軟件新功能網頁中了解 Quartus II 軟件的最新特性及其支持的新器件。有關 Quartus Prime 軟件如何支持 MAX II CPLD 的詳細信息,請參考面向 CPLD 的使用最方便的設計軟件網頁。

設計示例和 IP 內核

您可以利用我們以及我們的合作伙伴提供的知識產權 (IP) 內核和參考設計來加速 MAX II CPLD 設計。通常與 MAX II CPLD 配合使用的是 PCI 32 位主機/目標設備或僅限 PCI 32 位目標設備,以及 I2C 主機/從機 IP 內核。利用 OpenCore 和 OpenCore Plus 版的內核,您可以在購買它們之前來評估試用這些 IP 內核。

開始設計

開發套件和電路板

無論是通信、消費類產品、計算還是工業應用領域,MAX? II CPLD 提供了低能耗和低價格,使它們成為復雜控制應用的理想選擇。

開發套件名稱

精選器件

規格

價格 廠商
MAX II 開發套件 EPM1270

數據表 (PDF)

150 美元

英特爾(立即購買

MAX II Micro 套件 EPM2210

用戶手冊 (PDF)

69 美元 Terasic(立即購買

應用

無論是通信、消費類產品、計算還是工業應用領域,MAX? II CPLD 提供了低能耗和低價格,使它們成為復雜控制應用的理想選擇。

MAX II CPLD 應用

常用控制路徑功能可以劃分為四個類別:接口橋接、I/O 擴展、系統配置和加電順序控制。

應用 描述
接口橋接 以盡可能低的成本轉換不兼容器件之間的總線協議和電壓。
I/O 擴展 執行 I/O 解碼,輕松、經濟地增加 ASSP 或微控制器上的可用 I/O。
系統配置和初始化 控制易失性器件的配置或初始化過程。
加電順序控制 管理電路板上其它器件的正確的加電順序。
通用邏輯 滿足通用邏輯需求的 MAX II 特性
便攜式應用 MAX IIZ CPLD 讓便攜式應用可在最嚴苛的環境中使用。
寬輸入功能 在 MAX II CPLD 中實施寬輸入功能

常見問題解答

常見問題解答

常見問題解答

Altera MAX II 家族低成本 CPLD 是首個將傳統 CPLD 架構的優點與 Altera 的創新性 FPGA 查找表 (LUT) 邏輯結構相結合的架構。MAX II 家族有三個變體,全都使用同一種基本架構:

  • MAX II CPLD
  • MAX IIG CPLD
  • MAX IIZ CPLD

這些器件針對最低每 I/O 引腳成本和目標通用低密度邏輯應用進行了優化。許多客戶使用 MAX II CPLD 來替代低密度 FPGA、ASSP 和標準邏輯器件。

Altera MAX II CPLD 是價格敏感的通用低密度邏輯應用的理想選擇,例如接口橋接、I/O 擴展、器件配置和加電順序控制。有關這些應用的更多信息,請參見“MAX II 應用”頁面。MAX II CPLD 也是便攜式應用的理想選擇,因為與競爭 CPLD 相比,它們的成本和功耗都降低了 50%。

MAX II CPLD 家族包含四個成員,密度從 240 到 2,210 個邏輯元件 (LE) 不等,并且具有多達 272 個用戶 I/O 引腳。器件采用低成本薄型四方扁平封裝 (TQFP)、FineLine BGA (FBGA) 封裝和 Micro FineLine BGA (MBGA) 封裝,可提供垂直遷移支持。

MAX II 器件訂購碼基于器件中可用的 LE 數量。所有 MAX II CPLD 訂購碼都以 EPM 開頭。隨后的數字代表該器件中的 LE 數量。

LE 和宏單元之間沒有標準的轉換率,而是基于來自大量客戶設計的經驗數據。Altera 確定典型的“等價宏單元”比大概為每個宏單元 1.3 個 LE。

MAX II 器件家族采用經臺積電 (TSMC) 成本優化的 1.8 V、0.18 μm、六金屬層閃存工藝。

所有 MAX II CPLD 均已上市。?

Altera 當前推薦兩個低成本開發套件:

  • MAX II 開發套件 (EPM1270)
  • MAX II Micro 套件 (EPM2210)

請聯系當地 Altera 銷售商獲取有關 MAX IIZ 套件的最新信息。

MAX II 變體之間的主要差異是為器件供電所需的必要電源電壓及功耗規格。

兩個器件家族都具有非易失和瞬時通電的特點。與 MAX 器件家族相比,MAX II 家族的成本降低了一半,功耗只占十分之一,而密度卻提高了四倍。MAX 器件家族在基于宏單元的架構上構建,而 MAX II 器件家族在基于 LUT 的架構上構建。

MAX II 和 Cyclone 器件家族旨在滿足不同的應用需求。最大的 MAX II 器件提供 2,210 個 LE,而最小的 Cyclone 器件提供 2,910 個 LE。MAX II 家族包含非易失和瞬時接通器件,而 Cyclone 器件將單獨的器件用于配置。盡管存在這些差異,但 MAX II 和 Cyclone 器件中的可用 I/O 引腳數之間有重疊。此外,從每 LE 成本方面比較兩個器件家族時,MAX II CPLD 在每 I/O 引腳成本方面始終較低。

MAX II 家族的功耗大約為前代 MAX CPLD 功耗的十分之一。

待機電流規格假定輸入電壓為零 (GND),無負載且無輸入切換。

MAX II 低功耗 CPLD 可以完全斷電,因為它具有卓越的熱接入、加電順序靈活性和單電源簡易性。有關斷電功能的更多信息,請參見 MAX II 低功耗頁面

MAX II 家族的性能平均是前代 MAX CPLD 的兩倍。

速度等級描述每個器件的相對速度。速度等級 -3 表示最快,-4 表示中等,-5 表示最慢。《MAX II 器件手冊》中的“最快 tpd1”規格與最快的商業速度等級關聯,這是穿過器件的角到角延遲路徑。

對于 MAX II 和 Stratix II 家族,速度等級 -3 均為最快,-4 為中等,-5 為最慢。雖然速度等級命名方式相同,但是性能規格不同。

不兼容。MAX II CPLD 基于全新的架構,因此與 Altera 的 MAX 7000 或 MAX 3000 器件家族引腳不兼容。

每個 MAX II CPLD 家族成員都進行了優化,以在采用給定封裝的最低密度器件中實現可能最高的 I/O 引腳數量。由于 LE 數量較高,因此高密度成員需要更多電源和接地引腳才能正常工作。因此,對于任何給定封裝,當使用密度較高的器件時,可用用戶 I/O 引腳數量必定會減少。

從供電電壓符合最低 VCC 之時算起,最小的 MAX II 器件 (EPM240) 可在不到 200 微秒內加電。EPM570 和 EPM2210 器件可在不到 300 微秒內加電。從供電電壓符合最低 VCC 之時算起,最大的 MAX II 器件 (EPM2210) 可在不到 450 微秒內加電。

用戶閃存允許您將離散串行或并行非易失存儲集成到 MAX II CPLD 上。用戶不可訪問的配置閃存在內部采用,以存儲隨后會加載到可編程邏輯中的已編程設計信息。

可以。MAX II CPLD 通過使用 .pof、JamTM?STAPL、.svf 或 IEEE 1532 文件的 JTAG 端口支持在系統內可編程性。

不提供。MAX II CPLD 中不提供 PLL。PLL 所需的芯片大小、功耗要求和時鐘引腳會將器件的成本提高到高于所需的水平。

MAX II CPLD 支持各種單端 I/O 標準,包括 LVTTL、LVCMOS 和 PCI。對于某些 I/O 標準,MAX II CPLD 還支持可編程斜率和驅動強度控制。

支持。VCCIO 和 VCCINT 電源引腳可按任何順序加電。此外,可在加電(和斷電)之前及期間將信號驅動到 MAX II 器件而不會損壞器件,這是因為器件 I/O 引腳在這些操作過程中不會提供或斷開超過 300 μA 的直流電流。

MAX II CPLD 最多可以有四個 I/O 組,它們以 3.3 V、2.5 V、1.8 V 和 1.5 V 邏輯電平與其它器件無縫連接。

兩個較大的 MAX II CPLD 在與外部串聯電阻器和片上 PCI 鉗位二極管搭配使用時,具有 5.0 V 容錯功能。兩個較小的器件沒有 5.0 V 容錯功能。

兩個最大的 MAX II CPLD 支持 66 MHz、32 位 PCI。

所有 MAX II CPLD 都受 Quartus II 網絡版軟件版本 4.0 或更高版本(可免費下載)支持。Quartus II 設計軟件版本 4.0 或更高版本的完整版本(可通過 Altera 的訂閱計劃獲得)也支持所有 MAX II 器件。MAX II CPLD 的編程文件生成也將在后續版本中支持。

不支持。MAX II CPLD 在 Quartus II 設計軟件版本 4.0 或更高版本中受支持。

業界領先的 EDA 供應商 Mentor Graphics? (Precision 2003C) 和 Synplicity (Synplify 7.5.1) 提供的綜合和仿真工具支持 MAX II CPLD 家族,以確保實現最高質量的設計。

Altera 提供面向 MAX II CPLD 的 PCI 內核。此外,還將針對選定數量的常用接口內核提供支持,包括 I2?C、SPI 和 UART。

文檔和支持

查找面向英特爾? MAX? II CPLD 設計的技術文檔、視頻和培訓課程。

国产女人-国产V女人-女人自拍国产-国产女人ed2k-国产女人bt