Altera 與 MathWorks 合作

Altera 與 MathWorks 合作開發全套的設計工具,旨在實現 MATLAB 和 Simulink 中開發的系統模型與 Altera? FPGA 和 SoC 的無縫集成。

工程師使用 MATLAB 和 Simulink ,很容易面向 Altera FPGA 進行系統建模、開發算法、實現可視化,進行高級調試。此外,他們可以確保所生成的代碼經過優化,能夠進行部署和投產。

?

特別是,Altera 與 MathWorks 在以下關鍵產品上展開合作:

  • HDL 編碼器
    自動生成 Verilog/VHDL 知識產權 (IP) 內核,MATLAB 和 Simulink 為 Altera FPGA Altera SoC 提供的系統集成。
  • 嵌入式編碼器
    自動 C 代碼生成,面向 Altera SoC 的 MATLAB/Simulink 系統集成。
  • DSP Builder
    對于使用基于模型設計的設計人員,提供 Simulink 的自動硬件描述語言 (HDL) 代碼生成功能。DSP Builder 生成 Simulink 目標優化 VHDL ,其獨特的融合數據通路流程實現了非常優化的浮點模型。Altera 與 MathWorks 展開技術合作,集成了 HDL 編碼器和 DSP Builder,支持設計人員生成 Simulink 模型的 HDL ,模型包括了內置在 DSP Builder 中的分層子系統。
  • HDL 驗證器
    包括 HDL 測試臺驗證,通過 Altera FPGA 和 SoC 電路板 環路 FPGA 驗證,在 MATLAB 和 Simulink 中建立這些測試臺。

?

?

?